Social Buttons AV Magazine su Facebook AV Magazine su Twitter AV Magazine RSS AV Magazine Newsletter

Chip a 32 nanometri nel 2009?

di Emidio Frattaroli, pubblicata il 07 Novembre 2006, all 17:01 nel canale MOBILE

“Il prossimo traguardo nei processi produttivi di circuiti integrati è nelle architetture a 32 nanometri che arriveranno nel corso del 2009 ma con un sensibile aumento delle spese di produzione”

La maggior parte dei processi produttivi di CPU e GPU sono ormai a 65 nanometri e nella seconda metà del 2007 arriveranno i primi processori a 45 nanometri che consentiranno un ulteriore risparmio di superficie e di corrente per l'alimentazione dei transistor. L'ulteriore evoluzione nei processi produttivi, già dichiarato da Intel nel corso dell'ultimo IDF Fall 2006 dello scorso Settembre, sarà quello a 32 nanometri che dovrebbe arrivare tra il 2009 e il 2010. Il nuovo progetto di Intel, chiamato Gesher, consentirà un aumento del rapporto performance/watt di oltre il 300%.

Sembra però che Intel non abbia fatto i conti con le nuove macchine per la litografia di tipo EUV (Exta Ultra-Violet). ASML Holding NV, il maggior produttore di apparecchi litografici, ha fatto sapere che i propri sistemi EUV non saranno pronti per la produzione di massa nel 2009. Secondo le informazioni pubblicate stamattina dal Nikkei Business Daily, Intel sarebbe comunque decisa a non fermarsi, utilizzando per i processi produttivi a 32 nanometri la stessa tecnologia della litografia a immersione a doppia esposizione.

In questo caso i costi per la produzione delle CPU salirebbero a livelli molto alti poiché per la litografia sarebbe necessario raddoppiare le macchie per ogni wafer. I costi insomma sarebbero più che raddoppiati, senza contare la necessità di una più elevata precisione di allineamento. Lo stesso Nikkei Business Daily suggerisce che i grossi produttori di chip come Intel, Toshiba e Samsung potrebbero sopportare il notevole esborso economico per il passaggio alle architetture a 32 nanometri, grazie alle economie di scala. Purtroppo non si può dire lo stesso per i piccoli produttori che saranno costretti ad attendere le nuove macchine EUV.

Fonte: Nikkei Business Daily



Commenti (3)

Gli autori dei commenti, e non la redazione, sono responsabili dei contenuti da loro inseriti - Info
Commento # 1 di: redegaet pubblicato il 07 Novembre 2006, 19:17
Peccato che arrivati al nanometro ci sarà da divertirsi, bisognerà cambiare completamente tecnologia per riuscire a realizzare dei triodi subnanometrici.
Alex
Commento # 2 di: acris pubblicato il 08 Novembre 2006, 09:34
e perche?
Commento # 3 di: redegaet pubblicato il 08 Novembre 2006, 14:39
Perchè scalando la lunghezza di canale, si deve scalare anche lo spessore dell'ossido di silicio del transistor. Solo che con lunghezze di canale dell'ordine della decina di nanometri o meno, si arriva a spessori dell'ossido dell'ordine di qualche angstrom, che corrisponde a pochi passi atomici di spessore. Con spessori del genere l'ossido non riesce a sopportare il campo elettrico ai suoi capi, nonostante anche il campo elettrico dovuto alla tensione applicata diminuisca con la riduzione della lunghezza del canale del transistor.
Alex